Vexon-1 ist ein lizenzierbares NPU-Chip-Design aus Deutschland für Edge-KI und lokale Sprachmodelle. Die Multi-Tile-Architektur kombiniert einen eigenen RISC-V-Kontrollkern mit Hardware-Attention und On-Chip-KV-Cache. Aktueller Stand: in Hardware nachgewiesen auf zwei FPGA-Plattformen (AMD Kria KV260 und Zynq UltraScale+ ZU15EG), bis zu drei Kacheln parallel, bit-exakt gegen das Referenzmodell; die ASIC-Stufe ist in Vorbereitung.

Für welche Anwendungen ist Vexon-1 gedacht?

Vexon-1 ist für Edge-AI ausgelegt: lokale Sprachmodelle ohne Cloud, DSGVO-konforme KI in Industrie-, Defense- und Public-Sector-Szenarien. Überall dort, wo Daten nicht abfließen dürfen und Souveränität, Latenz oder Verfügbarkeit kritisch sind.

Welche Lizenzmodelle bietet NeuroVexon an?

Drei Pfade: (1) IP-Lizenzierung als primäres Modell — Partner integrieren den Vexon-1-NPU-Block in ihren eigenen SoC, mit Lizenzgebühren plus Royalty pro Chip. (2) Chip-Verkauf als eigenständiges Bauteil für Kunden ohne Custom-SoC. (3) Appliance / OEM-Modul für direkten Endkunden-Einsatz. Konditionen werden vertraulich besprochen.

Was macht Vexon-1 einzigartig?

Drei als Gebrauchsmuster eingetragene Hardware-Mechanismen: Sparse-Attention-Fusion (Null-Operanden in der Attention überspringen), Adaptive Precision (automatische Umschaltung der Rechen-Genauigkeit) und Hardware-KV-Cache (On-Chip-Speicher für Sprachmodell-Zustände), ergänzt um Multi-Tile-Parallelisierung und Hardware-Attention. Alle fünf Kernmechanismen sind auf FPGA-Hardware nachgemessen. Das IP ist vollständig eigenentwickelt und lizenzierbar.

Wann ist die ASIC-Stufe geplant?

2026 H2 läuft die Skalierung: zweite FPGA-Plattform, bis zu drei Kacheln parallel, eigener RISC-V-Kontrollkern mit Firmware — in Hardware nachgewiesen. 2027 folgt die ASIC-Stufe mit ersten Foundry-Partnerschaften, 2027/28 Engineering-Samples zur Silicon-Validierung. Wir veröffentlichen keine Termine, die wir nicht halten können — verbindliche Daten folgen mit dem Foundry-Vertrag.

Wer ist Ansprechpartner für Lizenz- und Pilot-Anfragen?

Direkter Ansprechpartner ist Serkan Bicen, Geschäftsführer NeuroVexon UG. Vertrauliche Anfragen an info@neurovexon.com. Engineering und Vertrags-Verhandlung erfolgen vollständig in Deutschland — direkter Dialog, kein Ticket-System.

Eine Plattform, zwei Wege zur Hardware

Rund 80 % unseres Stacks — Anwendungen, API, Runtime — sind hardware-unabhängig. Darunter liegt ein austauschbarer Hardware-Layer: unsere eigene Vexon-1-NPU oder verfügbare Edge-Hardware.

Was ist die NeuroVexon-Plattform?

Eine Plattform ist mehr als ein Chip. Bei NeuroVexon meint sie den kompletten Software-Stack, der KI-Anwendungen zum Laufen bringt — von der fertigen Anwendung über die Programmierschnittstelle (API) bis zur Laufzeit-Umgebung, die das KI-Modell tatsächlich ausführt.

Das Besondere: Dieser Stack ist von der Hardware entkoppelt. Dieselbe Software läuft auf unserer eigenen Vexon-1-NPU genauso wie auf verfügbarer Edge-Hardware. Der Kunde entscheidet, wie tief er in die souveräne Hardware einsteigt — ohne seine Anwendung neu schreiben zu müssen.

Souveräne Edge-AI — live in Aktion

Personen, Fahrzeuge und Flächen in Echtzeit erkannt — Gesichter sofort anonymisiert (DSGVO), komplett lokal auf eigener Edge-Hardware. Keine Cloud.

Der gemeinsame Stack

Dieselbe Software, unabhängig von der darunterliegenden Hardware.

AnwendungenLLM-Chat · Sensorik · Vision · eigene Apps

API-SchichtREST-API · SDK

RuntimeModell-Ausführung · Speicher-Management

Treiber & LinuxEigenes Linux-Image · C++-Treiber · DMA

Vexon-1 NPUEigene IP · RISC-V-Firmware

HardwareFPGA heute · ASIC in Vorbereitung

Ein durchgängiger Stack — von der Anwendung bis zur eigenen Hardware.

Entwicklungsstand — ehrlich

Was heute produktiv läuft, was in Hardware bewiesen ist und woran wir gerade arbeiten.

Anwendungen, API, Runtime

Produktiv

Im Einsatz auf Standard-Hardware: Assistant, Vision-Inferenz, REST-API und SDK.

Eigenes Linux-Image + C++-Treiber

Hardware-verifiziert

Eigenes PetaLinux-Image mit eigenem Treiber-Stack; DMA-Datenpfad bit-exakt auf zwei FPGA-Plattformen.

NPU-Firmware (RISC-V-Sequencer)

Hardware-verifiziert

Kompletter Rechenablauf aus Firmware, ohne RTL-Änderung. Der mitgelieferte Datenfahrplan ist bereits optimiert: Faktor 1,3 gegenüber einer einfachen Befehlsfolge, bit-identisches Ergebnis.

Compiler-Anbindung (Modell → NPU)

In Arbeit

Automatische Abbildung von Modellen auf die NPU — Toolchain-Entscheidung steht bevor.

Komplettes Netz Ende-zu-Ende auf der NPU

In Arbeit

Sprachmodell-Tokens mit der NPU im Datenpfad gezeigt; vollständige Netze und Sensor-Benchmarks folgen.

Ein austauschbarer Hardware-Layer

SOVEREIGN IP

Vexon-1 — die souveräne Tiefe

Unsere eigene Edge-NPU mit RISC-V-Kontrollkern und den fünf Kernmechanismen, drei davon als Gebrauchsmuster eingetragen — vollständig eigenes IP mit europäischer Lieferkette.

Eigener Hardware-Treiber (C++) → Vexon-1 RTL-Kernel
Heute: hardware-verifiziert auf zwei FPGA-Plattformen (AMD Kria KV260, Zynq UltraScale+ ZU15EG)
Ziel: ASIC-Fertigung mit einem europäischen Foundry-Partner

VERFÜGBAR HEUTE

Industrieübliche Edge-Hardware

Derselbe NeuroVexon-Stack läuft auch auf verfügbarer, industrieüblicher Edge-Hardware. So entsteht schon heute eine fertige AI-Box (Appliance) — schlüsselfertig, herstellerunabhängig und sofort produktiv.

Gleiche API, gleiche Runtime
Als schlüsselfertige AI-Box / Appliance lieferbar — heute
Herstellerunabhängig, keine Vendor-Bindung

Derselbe Stack, dieselbe API — der Kunde wählt die Hardware-Tiefe.

Plattform-Integration besprechen

Ob eigene NPU oder Standard-Edge — wir zeigen Ihnen, wie der NeuroVexon-Stack in Ihr Projekt passt.

Kontakt aufnehmen →