Vexon-1 ist ein lizenzierbares NPU-Chip-Design aus Deutschland für Edge-KI und lokale Sprachmodelle. Die Multi-Tile-Architektur kombiniert einen eigenen RISC-V-Kontrollkern mit Hardware-Attention und On-Chip-KV-Cache. Aktueller Stand: in Hardware nachgewiesen auf zwei FPGA-Plattformen (AMD Kria KV260 und Zynq UltraScale+ ZU15EG), bis zu drei Kacheln parallel, bit-exakt gegen das Referenzmodell; die ASIC-Stufe ist in Vorbereitung.

Für welche Anwendungen ist Vexon-1 gedacht?

Vexon-1 ist für Edge-AI ausgelegt: lokale Sprachmodelle ohne Cloud, DSGVO-konforme KI in Industrie-, Defense- und Public-Sector-Szenarien. Überall dort, wo Daten nicht abfließen dürfen und Souveränität, Latenz oder Verfügbarkeit kritisch sind.

Welche Lizenzmodelle bietet NeuroVexon an?

Drei Pfade: (1) IP-Lizenzierung als primäres Modell — Partner integrieren den Vexon-1-NPU-Block in ihren eigenen SoC, mit Lizenzgebühren plus Royalty pro Chip. (2) Chip-Verkauf als eigenständiges Bauteil für Kunden ohne Custom-SoC. (3) Appliance / OEM-Modul für direkten Endkunden-Einsatz. Konditionen werden vertraulich besprochen.

Was macht Vexon-1 einzigartig?

Drei als Gebrauchsmuster eingetragene Hardware-Mechanismen: Sparse-Attention-Fusion (Null-Operanden in der Attention überspringen), Adaptive Precision (automatische Umschaltung der Rechen-Genauigkeit) und Hardware-KV-Cache (On-Chip-Speicher für Sprachmodell-Zustände), ergänzt um Multi-Tile-Parallelisierung und Hardware-Attention. Alle fünf Kernmechanismen sind auf FPGA-Hardware nachgemessen. Das IP ist vollständig eigenentwickelt und lizenzierbar.

Wann ist die ASIC-Stufe geplant?

2026 H2 läuft die Skalierung: zweite FPGA-Plattform, bis zu drei Kacheln parallel, eigener RISC-V-Kontrollkern mit Firmware — in Hardware nachgewiesen. 2027 folgt die ASIC-Stufe mit ersten Foundry-Partnerschaften, 2027/28 Engineering-Samples zur Silicon-Validierung. Wir veröffentlichen keine Termine, die wir nicht halten können — verbindliche Daten folgen mit dem Foundry-Vertrag.

Wer ist Ansprechpartner für Lizenz- und Pilot-Anfragen?

Direkter Ansprechpartner ist Serkan Bicen, Geschäftsführer NeuroVexon UG. Vertrauliche Anfragen an info@neurovexon.com. Engineering und Vertrags-Verhandlung erfolgen vollständig in Deutschland — direkter Dialog, kein Ticket-System.

Zwei Architekturen, ein Stack

Vom schlanken Einstieg bis zum vollen Transformer-Accelerator — beide teilen Treiber-Basis und Toolchain.

EINSTIEG

Vexon Light

Schlanke GEMM-/Matmul-NPU mit skalierbarem DMA-Datenpfad. Robust und sofort einsetzbar.

Matrix-Multiplikation + skalierbarer DMA-Datenpfad
Bewährt und stabil im Betrieb
Gemeinsame Treiber- und Toolchain-Basis

PREMIUM · SOVEREIGN IP

Vexon-1 / Pro

Der Light-Datenpfad plus die fünf Kern-Innovationen (drei davon als Gebrauchsmuster eingetragen) — der volle Transformer-Accelerator.

Sparse-Engine, Adaptive Precision, Hardware-Attention, KV-Cache, Multi-Tile
In eigener Hardware verifiziert (FPGA)
Die differenzierte IP- und Lizenz-Story

Gleiche Treiber-Basis, gleiche Toolchain — ein Upgrade-Pfad ohne Software-Bruch.

Performance — ehrlich eingeordnet

Bewiesen (FPGA)

Bit-exakter DMA-Datenpfad auf zwei FPGA-Plattformen, alle fünf Innovationen in Hardware, bis zu drei Kacheln parallel. Im Systemkontext rechnet die NPU Ende-zu-Ende 4,6× schneller als die vier CPU-Kerne desselben Chips (gegen eine optimierte Bibliothek realistisch 2–3×). Das ist ein Einordnungswert bei 100 MHz auf dem FPGA, kein Vergleich mit anderer NPU-IP; die eigentliche Rechenleistung entsteht erst im Silizium.

Projektion (Edge-ASIC)

Roofline-Modell mit 65 % Derating: ~50 Tok/s (~14× gegenüber CPU-Baseline) mit LPDDR5. Klar als Projektion deklariert — keine gemessene Silizium-Zahl.

Welche Linie passt zu Ihrem Projekt?

Light für schnellen Einstieg, Pro für die volle IP-Tiefe — wir beraten Sie ehrlich.

Beratung anfragen →